半導體晶片爭霸:2nm工藝很少有公司用得起

天極網 發佈 2020-01-18T04:32:16+00:00

根據規劃,台積電將在2020年上半年量產5nmEUV工藝,下半年將產能提升到7-8萬片晶圓/月,主要客戶是蘋果和華為。

根據規劃,台積電將在2020年上半年量產5nm EUV工藝,下半年將產能提升到7-8萬片晶圓/月,主要客戶是蘋果和華為。

為了確保在5nm之後保持優勢,三星、台積電都會投入巨額資金。台積電已經開始投建30公頃(30萬平米)的新晶圓廠,投資195億美元(約合1370億元),計劃2023年量產3nm。三星也宣布一項高達133萬億韓元(約合1118.5億美元)的投資計劃,目標是到2030年成為全球最大的「系統級晶片」( SoC)製造商。

三星更是搶先宣布3nm GAA工藝。根據三星的說法,與5nm製造工藝相比,3nm GAA技術的邏輯面積效率提高35%以上,功耗降低50%、性能提高約30%。

3nm工藝並不是摩爾定律的終點,三星、台積電和英特爾都在開展研究,台積電最樂觀的看法是2024年量產2nm工藝。但是3nm、未來2nm甚至1nm工藝的最大的問題並不是技術研發,在攻克這些技術難題之後,新工藝還需要面臨沒人用得起的尷尬。

畢竟除了解決工藝製造問題需要巨額的研發資金,同時還要面對3nm或者2nm級別的晶圓廠高昂的建設費用。另外,晶片設計公司也要跟著燒錢,7nm晶片的開發費用就高達3億美元、5nm工藝要5.42億美元,而3nm及2nm工藝暫時不清楚具體價格,但起步10億美元應該是很現實的問題。

現在5nm工藝就只有華為、蘋果開始使用(AMD最快要到2021年),對3nm、2nm工藝節點有需求、且能夠控制住成本的公司就更少了,高昂的開發費用和製造成本會讓一種製造商望而怯步。此外,先進工藝帶來的性能、密度、功耗優勢,和直線上漲的成本。

關鍵字: