來源：內容由半導體行業觀察（icbank）編譯自「semiwiki」，作者：Don Draper ，謝謝。
IEDM 2019的主題是：「面向互聯智能時代的創新設備」，MRAM是其中的主要貢獻者。在全體會議之後，星期一下午舉行了第二場會議：存儲技術– STT-MRAM。本屆會議有七篇重要的STT-MRAM論文描述了該技術的進展，現總結如下。其中兩篇論文重點介紹了適用於末級高速緩存實現的高性能器件，其中包括可靠的2 ns寫入錯誤率（WER）切換和IBM-三星MRAM聯盟提供的具有WER 1e-11的單個器件。Intel獲得了高達1e12個循環周期的耐用性，讀取時間為4 ns，在110C下的保留時間為1秒。MRAM的先驅Everspin展示了1nm獨立的DDR4兼容28nm MRAM產品。三星在28nm FDSOI中實現了1Gb嵌入式eMRAM。Global Foundries展示了一種能夠在125C的溫度下工作並具有600Oe的抗磁能力的器件。三星開發了一種能夠在單個晶片中實現高速或高保留率的混合存儲器的工藝。台積電的eMRAM支持-40至150C的磁屏蔽操作。此外，在其他會議上還有其他幾篇與MRAM有關的論文，以及由IEDM和IEEE磁性學會聯合主辦的MRAM會議。
演示工業應用中可靠的1Gb獨立自旋轉扭矩磁存儲器（STT-MRAM）
報告所屬：Sanjeev Aggarwal, et al, Everspin Technologies, Inc.
Everspin長期以來一直是MRAM產品開發的領導者，展示了其28nm單機1Gb STT-MRAM晶片。本文描述了圖1所示的具有28nm CMOS的1Gb 1.2V DDR4 STT-MRAM的產品化和優異的性能，其能夠在-35C至110C的工業溫度範圍內使用。
圖1. Everspin 40nm 1.5nm DDR3 256 Mb和1.2V DDR4 28nm 1 Gb（底部）STT-MRAM產品的俯視圖。
MRAM器件由兩個BEOL金屬層之間的磁性可編程電阻器實現，如圖2所示。
圖2.示意圖，顯示了1 Gb陣列中的pMTJ位以及晶片的BEOL金屬化中的相鄰邏輯區域的集成。
磁隧道結（MTJ）由具有高垂直磁各向異性的固定磁層，MgOx隧道勢壘和自由磁層組成。施加臨界電壓後，自旋極化電子的電流通過MgOx隧穿勢壘將自由層的極化翻轉為平行或反平行磁狀態，分別顯示對讀取電流的低電阻或高電阻。自由層可以針對不同的應用進行優化。在寫入過程中，未觀察到回跳或切換異常，這表明從-35C到110C的工業應用溫度範圍，切換可靠性的窗口很大。DIMM循環表明耐久性壽命大於2e11個循環周期。圖3顯示了溫度對數據保存的影響，數據在85℃下可保存10年，而在100℃下僅保存3個月。
圖3.一組1 Gb裸片的數據保留（DR）烘烤的失效時間與溫度的關係。實線擬合表示在85°C下為10年的DR，在100°C下為3個月的DR。
採用28nm FDSOI技術的1 Gb高密度嵌入式STT-MRAM
報告所屬：Lee等人，三星電子公司研發中心
基於已經發布的8Mb 28nm FD-SOI eMRAM產品，三星宣布推出其嵌入式1Gb產品，展示了從-40C到105C的讀寫操作。為了實現高性能和超過90％的穩定成品率，實現了溫度補償的寫驅動器和寫輔助器。實現了高達1e10循環周期，提升了耐用性，從而將eMRAM應用擴展到了eDRAM替代。為了保證高產量，實施了2b ECC。MTJ堆棧基於MgO / CoFeB。在-40C至105C的工作溫度下，以1.0V的工作電壓和50ns的讀取脈衝，證明了在105C下可保存10年，並具有1e6次循環周期的續航能力。晶胞尺寸為0.036 um 2。MTJ堆棧工程使TMR超過200％，並提高了MTJ效率（保持力除以開關電流）。圖4顯示了MTJ單元陣列的垂直架構和TEM圖片。
圖4. MTJ單元陣列的垂直結構和TEM圖像，其中底部電極觸點（BEC）以28nm FDSOI邏輯工藝嵌入。
圖5中的室溫shmoo圖顯示了性能，顯示了1.00V的產品規格VDD和50ns的讀取脈衝。
圖5. 1Gb晶片的Shmoo圖與室溫下讀取條件的關係。
圖6顯示了具有10年數據保留溫度和相應耐久性的生產不同產品的工藝的可調諧性。
圖6.耐久性和10年數據保留溫度特性之間的相關性。通過提高效率，可以在相同的耐久性周期下提高保留溫度。
面向工業級MCU和IOT應用的22nm FD-SOI嵌入式MRAM技術
報告所屬：B. Naik等人，GlobalFoundries
具有2b ECC的40Mb，0.8V嵌入式MRAM在-40°C至125°C的溫度範圍內實現了可靠的操作，具有5倍的焊料回流，400°C的BEOL流動性和1e6的耐力循環以及在105°C時600 Oe的備用磁體抗擾度達10年。高磁阻（MR）比（Rap-Rp）/ Rp，其中Rp是並聯電阻或狀態「 0」，Rap是反並聯電阻或狀態「 1」，其品質因數MR / s（Rp ）電阻分布如圖7所示。
圖7 Rp和Rap的位單元電阻分布顯示了28 s（Rp）的間隔。
圖8顯示了在37個 ticks時AP-> P和在28個 ticks時P-> AP的shmoo數據，在-40C時0.8V時200ns的寫脈衝為200ns。
圖8.在200ns寫脈衝時，在37個 ticks處為AP-> P寫shmoo，在28個 ticks中寫P-> AP shmoo。
圖9中示出了讀取shmoo，其示出了在19ns讀取脈衝下的操作。
圖9.讀取shmoo，顯示在19ns處的讀取操作。
預計在105C下10年的待機磁場抗擾度為600Oe。圖10顯示了10年抗擾性下的待機磁場與溫度的關係。
圖10.待機磁場抗擾度與溫度的關係。
在激活模式下，500 Oe的抗磁性受到耐力極限的限制。
針對L4緩存應用程式的2 MB陣列級STT-MRAM流程和性能演示
報告所屬：Juan G. Alzate等人，英特爾公司
顯示了2 MB STT-MRAM陣列的L4緩存級應用程式性能和可靠性。這就要求在工業操作溫度範圍內具有高密度，高帶寬和高耐久性。表I中顯示了STT-MRAM的L4高速緩存應用程式所需的規範。
表I. L4緩存應用程式中STT-MRAM的目標規範。
要替換SRAM或eDRAM，需要大於256 GB /秒的帶寬和大於10Mb / mm 2的陣列密度。如圖11所示的密度要求限制了位單元的間距和訪問電晶體的尺寸，因此限制了STT寫入可用的最大電流，因此將數據保留時間在110°C的最高工作溫度下限制為「1秒」。
圖11.與eNVM應用程式相比，L4緩存所需的位單元間距更小。
另一方面，要求1e12個周期的寫入耐久度會限制最大寫入電流，以確保耐久度保持在ECC可校正的範圍內。為了實現小於100 dpm的可接受的ECC可校正的1 Gb陣列誤碼率（BER）（1 Gb陣列失敗機率為1e-4），所需的固定和隨機寫入錯誤率（WER）錯誤如圖12所示。兩種不同的體系結構，具有三重糾錯（TEC）的128b字節和具有雙重糾錯（DEC）的512b字節。對於1e12寫事件，隨機BER需要為1e-8至1e-10。
圖12.固定位置失敗（虛線）和隨機失敗（穩定）的允許BER的ECC計算與1Gb陣列失敗機率（ECC不可糾正）相比，假定具有三重糾錯（TEC）的128b字節（藍色）或具有三次錯誤校正的512b字節雙重錯誤校正（DEC）（橙色）。
55nm MTJ需要可靠的堆棧優化和反應離子蝕刻（RIE）工藝。發現有缺陷的故障會降低電阻和TMR的短路模式（硬性短路和軟性短路）。融合了時間= 0時的失敗位。可接受的WER電平和較短的寫入脈衝需要使MTJ過驅動，受可用驅動電流和耐久性考慮因素的限制，如圖13所示。
圖13.寫入電流分布受可用驅動電流和耐用性要求的限制，以及讀取干擾的要求。
最小電流是讀取干擾所需的電流，隨著溫度的降低而提高，因此讀取干擾選定在測量溫度為95℃下，可以通過1e7讀取完整的字節來獲取。圖14中顯示了NVM應用程式和經過優化的L4高速緩存設備（具有10ns寫脈衝）縮放的MTJ的寫錯誤率曲線，藍色顯示。
圖14.不同設備的寫入錯誤率（WER），以藍色顯示優化的L4緩存MTJ。
WER的關鍵條件是在-10°C，但是隨著溫度的升高，MJT變得更容易寫入，而在更高的溫度下VCC可以降低。由於缺陷的熱激活會導致MgO介電擊穿，因此在105°C下進行了耐久性測試。
利用非易失性調製將STT-MRAM用於片上混合存儲器的新型集成
報告所屬：J.-H Park, et al, Semiconductor R&D Center, Samsung Electronics co. Ltd.
三星表示，如圖15所示，在28nm FD-SOI邏輯中，單獨的8 Mb晶片可以在不同的區域擁有高保留或高速STT-MRAM混合存儲器。
圖15.可以具有兩個不同子區域的片上混合存儲器的示意圖，這些子區域具有調製的非易失性的MTJ陣列：I區具有寬鬆的非易失性以實現高速操作，II區具有嚴格的非易失性以實現高保留要求。
在220℃下顯示保留10年。對於高速操作，對TMR，短故障機率，過載和寫入錯誤率進行了改進。通過調整MTJ的垂直磁各向異性（PMA）的大小而無需修改沉積過程，可以控制選定區域的非揮發性。圖16顯示了10年的數據保留溫度與MTJ開關電流的關係。
圖16. 10年數據保留溫度與MTJ開關電流的關係。
為了實現高速操作，需要寬的讀寫餘量。在RA較低的情況下，通過最大程度地減少短路故障，可以通過提高TMR來提高讀取餘量。比較了兩個不同的MTJ流程，流程A和流程B。更高的擊穿電壓（如圖17所示），更低的開關電壓，更大的讀寫之間電壓餘量和更緊密的分布可實現更大的寫裕度。
圖17.擊穿電壓與MTJ電阻的關係。
圖18顯示了分別與流程A和流程B的兩種MTJ集成在一起的8Mb eMRAM宏的寫shmoo圖。對於較短的脈衝寬度條件，MTJ在流程A環境下通過，大大減少了的寫入失敗的幾率。
圖18.兩種不同過程（過程A（a）和過程B（b））的室溫寫入shmoo圖隨脈衝寬度和位線電壓的變化而變化。
通過在單個晶片中實現性能的高度可調多樣性，就好像嵌入了多個異構存儲器一樣，高性能和高保留率的存儲器都可以在同一晶片中實現，從而形成了混合存儲器。這是通過調製PMA能量來控制MTJ的非易失性來完成的。
自旋傳遞扭矩MRAM具有可靠的2 ns寫入能力，適用於末級高速緩存應用
報告所屬：Hu, et al, IBM-Samsung MRAM Alliance
與低密度三端SOT（自旋軌道傳輸）設備相比，兩端設備可靠的2 ns和3 ns切換，可為最後一級緩存（LLC）應用實現高速而密集的MRAM產品。使用49nm CD MTJ，在1e-6寫入錯誤下限時，具有100％WER成品率的STT-MRAM實現了可靠的2 ns切換。
在圖19中，對於兩種不同的自由層設計Stack1和Stack2，在400°C退火60分鐘時，開關電流隨著脈衝寬度的減小而增加。
圖19.具有不同自由層材料的兩個堆疊的開關電流與脈衝寬度曲線，每個曲線都顯示了熱激活的較長脈衝寬度狀態和進動開關狀態的較短脈衝寬度。
對於10 ns及以上的長寫入脈衝，開關會被熱激活，但對於10 ns及以下的短脈衝，則處於進動切換狀態，受電子自旋角動量守恆的支配。需要小於10ns的寫入脈衝的LLC應用程式在自由層材料特性決定的進動切換機制中運行。較短的脈衝寬度會導致開關電流的急劇增加，WER斜率的下降和WER異常的發生，但這些問題都可以通過材料優化來解決。
用標稱尺寸為49nm的自由層I型製造的254個器件的中值能壘Eb = 55kT，具有2 ns的寫入脈衝，達到了要求的1e-6 WER基底，如圖20所示。CD= 49nm的單個器件和2 ns的寫入脈衝到達1e-11 WER底限。
圖20（a）顯示了WER與達到所需1e-6誤差底限的寫入電壓的函數關係，並顯示了2ns脈衝的形狀和持續時間，FWHM為1.7ns。
在較小的36nm MTJ的測試中，以3ns寫入脈衝測試的所有256個器件均達到1e-6誤差基準，以2ns寫入脈衝測試的256個器件中的242個達到W0操作的1e-6誤差基準，228個達到了W1操作的誤差基準。 觀察到參考層WER異常，被稱為回跳。
22nm STT-MRAM，用於回流和汽車用途，具有高良率，可靠性和抗電磁干擾性能以及屏蔽選項
報告所屬：J. Gallagher, et al, Taiwan Semiconductor Manufacturing company
使用0.046 um 2的單元面積（容納不同CD 的MTJ）來生產22nm的32Mb嵌入式STT-MRAM，以滿足不同的保留和性能要求。該技術支持6倍的回流焊能力和-40C至150C的操作，數據保留時間超過10年。最新的工藝使每個晶片的中位t 0晶片位失效為零，這是由於主要改進是消除了MTJ短路缺陷。如圖21所示，由於TMR隨溫度下降，在150°C下獲得高產量的主要挑戰是減小讀取窗口。
圖21在溫度下TMR下降導致的讀取窗口減少
由於磁性開關的隨機性，因此使用寫驗證-寫操作，其中第一個脈衝包含了較低幅度的寫脈衝，以節省功率並最大程度地降低了耐力應力。如果多次低振幅發射未能成功完成寫入，則可能需要最終的高振幅寫入脈衝才能獲得高良率。在25C下，一次成功寫入所有單元，而在-40C下，0-15％的骰子需要進行二次寫入。通過六個模擬回流周期證明了回流焊的可靠性，這相當於在225°C下保持10年。由於耐久性在低溫循環下具有最高的故障率，因此在-40°C下測試了1e6個寫周期，因此產生的0.029 ppm的故障在ECC的1 ppm範圍內。
圖22顯示100K周期後並行（Rp）或反並行（Rap）單元讀取電流均無變化
如圖23所示，讀取干擾率在1e12周期內顯示<1ppm，是位線偏置電壓的函數。
圖23顯示的讀干擾率在1e12周期內小於1ppm，這是位線偏置電壓的函數。
磁抗性研究表明，分別在25°C，85°C和125°C下進行1100、750和600 Oe的10年暴露時，封裝的MRAM陣列的待機誤碼率低於1ppm BER，如圖24所示。
圖24. BER低於1ppm的封裝MRAM陣列，分別在25°C，85°C和125°C下10年暴露於1100、750和600 Oe。
封裝內屏蔽用於防止3.5 kOe磁鐵受到篡改。未屏蔽樣品的故障率在約一秒鐘後為〜30％，而屏蔽部件在25℃80小時後的靈敏度小於1e6，故障率小於1 ppm。
CD較小的零件可用於更高的性能，折衷於回流焊功能，但在> 150C的溫度下仍能保持10年以上的很高保質期。表II和III顯示了0.038um 2單元的讀寫性能。表II示出了在125℃下的讀取時間和電壓shmoo，示出了6ns的讀取周期。
表二。Shmoo顯示了125C時的讀取脈衝寬度和位線電壓
表III顯示了在-40C時進行多次編程的位線寫入電壓和編程脈衝寬度shmoo。較小的CD在-40°C下經過1e9個寫入循環後，其耐久性優於1 ppm。
表III。Shmoo顯示的位線寫入電壓具有脈衝寬度，可在– 40C下進行多次編程。
*免責聲明：本文由作者原創。文章內容系作者個人觀點，半導體行業觀察轉載僅為了傳達一種不同的觀點，不代表半導體行業觀察對該觀點讚同或支持，如果有任何異議，歡迎聯繫半導體行業觀察。
今天是《半導體行業觀察》為您分享的第2180期內容，歡迎關注。