IBM正在研究的晶片「黑科技」

半導體行業觀察 發佈 2020-01-10T18:54:09+00:00

據不完全統計顯示,倒裝晶片封裝技術是又IBM在1960年首先引入的;單電晶體DRAM是由IBM科學家Robert Dennard最先提出的;就連現在在嵌入式處理器領域廣泛採用的精簡指令集都是由IBM專家設計的。

大部分讀者對IBM最熟悉的應該是他們的「深藍」和其推出的筆記本,但其實在半導體領域,IBM也有很深的研究。

據不完全統計顯示,倒裝晶片封裝技術是又IBM在1960年首先引入的;單電晶體DRAM是由IBM 科學家Robert Dennard最先提出的;就連現在在嵌入式處理器領域廣泛採用的精簡指令集都是由IBM專家設計的。其他諸如SiGe矽工藝、銅互連、絕緣矽、應變矽和Power處理器,也無一不是IBM帶給半導體業界的創舉。

雖然因為各種主觀和客觀的原因,IBM已經逐漸丟失了過往的那種震撼力。但從他們過去一年的研究成果看來,「藍色巨人」還是走在集成電路技術探索的最前線。

下面我們來看一下IBM正在研究的集成電路「黑科技」

5nm以後的電晶體選擇:Nanosheet

最近,三星3nm GAA工藝試產成功的消息傳遍了筆者的朋友圈,也引起了讀者的廣泛討論。因為在進入了5nm之後,FinFET的魔力逐漸失去,而為了持續提升電晶體的表現,業界開始探索打破電流一直由通道頂部的「閘門」來控制傳統的做法,這就催生了Gate-All-Around(簡稱GAA),

據介紹,GAA利用特定的材料,能將整個電流通道包裹成類似3D結構,雖然這種設計比「閘門」更加複雜,但這能讓晶片電晶體大幅提升性能,並能讓未來的2nm和1nm的實現成為可能。

根據之前的資料,三星的GAA技術,是他們與IBM共同合作的結果。

IBM Research方面表示,公司從事GAA電晶體研究已有十多年了,其設備架構已從單納米線( single nanowire )發展到堆疊納米片( stacked nanosheet)。2015年,IBM研究人員在S3S會議上發表了第一篇納米片論文,首次為「納米片」命名。IBM Research方面生成,公司將繼續與合作夥伴緊密合作,以加速從FinFET到納米片電晶體的行業過渡。

IBM Research指出,公司的卓越設備架構利用了Gate all around(GAA)的堆疊納米片,從而解決了FinFET在真正的5納米(nm)節點及以後所面臨的若干挑戰。

對電晶體的未來發展有了解的讀者,一定會發現IBM在這裡並沒有使用之前大家所討論的納米線,而是從2017年開始採用了納米片.針對這個問題,IBM矽集成和器件總監Huiming Bu之前在接受IEEE採訪的時候提到,這主要與納米片可以帶來pre-finFET的優勢有關。他指出,設計人員以前通過改變電晶體的寬度來提升操作速度或能源效率,而不是改變finFET電晶體中的矽的量.因為後者意味著使一些鰭更長而另一些更短。但由於製造的限制,鰭狀矽片必須高度相同,所以這是不可能實現的。

為此IBM採用了寬度可以做到8到50納米之間的納米片。他們指出,:「更寬的納米片性能更好,但是需要更高的功耗。寬度較小的納米片雖然性能較差,但可以減少功耗。」

IBM方面首先表示,使用這些電晶體,能帶來更好的計算性能和更低的功耗,這主要與GAA中能提供更好的靜電控制和更高的封裝密度有關。他們表示NanoSheet提供了更好的功率性能設計點。與目前晶圓廠中可用的最新,最出色的7nm FinFET技術相比,NanoSheet技術在相同功率下的性能提高了25%以上,在相同性能下的功耗節省了50%以上,IBM方面強調。

其次,多樣化的sheet具有更簡化的設計。同時,藉助極紫外光刻(EUV)技術,Nanosheet技術能給AI和5G時代帶來一種更好的計算機產品設備體系結構。這可以實現更加通用的設備設計,因為可以將具有不同通道溝通的納米片設備共集成在同一晶片中,以進一步優化功耗和性能。

第三,溝通厚道控制;IBM方面表示,增大NanoSheet堆棧溝道層可以創建用於溝道構造的原子級控制項。FinFET不可能實現這種精確的溝道厚度控制,因為它是由光刻技術與RIE結合定義的,其局部和全局工藝變化遠高於外延厚度變化。

在早前舉辦的IEDM上,IBM的三位研究員Zhang Jingyun、Ruqiang Bao和Nicolas Loubet也對Nanosheet的未來發展提出了他們的解決方案。

Zhang Jingyun表示,由於擁有優異的靜電性能,所以納米片GAA器件可以實現極高的柵極長度(Lmet)。除了寬的Sheet外,Lmet縮放對於滿足高性能計算需求也至關重要。為了在如此高比例的Lmet下獲得良好的短溝道性能,控制sub-fin泄漏至關重要。而IBM的研究人員則通過在S / D和柵極區域下方插入電介質層,從而消除了比例縮放的Lmet的sub-channel 泄漏,從而開發了完整的底部電介質隔離(BDI)方案。此外,此功能還減少了寄生電容,並為GAA納米片技術提供了額外的功率和性能改進。

FinFET和納米片的TEM截面

Ruqiang Bao也強調,在GAA納米片溝道結構中,由於存在片對片間距(Sheet-to-sheet spacing:Tsus),柵極區域已演化為4D。HPC等應用也要求電晶體在滿足多個閾值電壓要求的同時控制Tsus厚度。而IBM研究人員已經發明了新穎的工藝和集成方案,以實現多種偶極厚度以實現無體積占用的多Vt(即無體積多Vt),從而實現了非常薄的Tsus。此外,研究人員發明了一種在寬sheet圖案化期間控制金屬柵極邊界的方法,從而解決了納米片技術的一個基本問題。

Nicolas Loubet則指出,GAA納米片技術的獨特結構特徵是在設備體系結構中形成了(Inner Spacer。我們開發了一種新穎的各向同性( novel isotropic)干法蝕刻技術,以對矽(> 150:1)和電介質(> 1000:1)的極高選擇性來精確控制橫向矽鍺蝕刻。

此外,這種卓越的蝕刻工藝可在溝道釋放過程中使用,可提供極低的溝道厚度變化以及靜電和電阻變化,這對於優化高性能計算堆疊納米片器件的功率/性能至關重要。

突破常見的馮諾依曼瓶頸:內存內計算

進入了AI時代之後,AI任務對計算性能的需求越來越高,傳統的計算和存儲分開的架構因為帶寬的限制,在數據交換和實時處理上面臨嚴峻的挑戰。為此,業界在探索一種被稱為內存內計算(In Memory Computing)的方案,IBM方面推出的基於相變存儲(PCM)的內存方案則是其中的一種。

IBM方面表示,PCM單元的主要優勢在於它可以處理大多數繁重的數據處理,而無需將數據傳輸到CPU或GPU,從而能以較低的能源開銷實現了更快的處理。從介紹我們得知, IBM的PCM單元將用作CPU加速器,就像Microsoft用來加速Bing並增強其機器學習能力的現場可編程門陣列(FPGA)晶片一樣。

據IBM稱,其研究表明,在某些條件下,其PCM晶片可以以模擬方式運行以執行計算任務,並具有與四位FPGA存儲器晶片相當的精度,但能耗卻降低了80倍。

但我們也應該清晰認識到,模擬PCM硬體的不足之處在於,它不能用於高精度計算。幸運的是數字CPU和GPU都可以使用,IBM認為混合架構可以達到平衡,從而提供更快的性能,更高的效率和精度。而該設計會將大部分處理留給內存,然後將較輕的負載移交給CPU進行一系列精度校正.

而在2017年,IBM科學家展示了用於人工智慧應用的存內計算方案。IBM Research宣布其科學家已經證明,運行在一百萬個相變存儲器(PCM)設備上的無監督機器學習算法已成功地在未知數據流中發現了時間相關性。IBM方面表示,與最先進的經典計算機相比,該原型技術有望在速度和能源效率方面提高200倍,使其非常適合為超密集,低功耗和大規模並行計算系統提供支持AI中的應用程式。

據介紹,研究人員在測試中使用的是由碲化鍺銻合金製成的PCM設備,該設備堆疊並夾在兩個電極之間。當科學家向材料施加微小電流時,他們會對其進行加熱,從而將其狀態從非晶態(具有無序的原子排列)改變為結晶態(具有有序的原子排列)。IBM研究人員已使用結晶動力學來進行適當的計算。

從IBM的介紹我們得知,利用硫族化物玻璃的獨特性能,相變存儲怒可以顧名思義地改變其狀態。硫屬化物玻璃具有兩個不同的物理相:高電導的結晶相和低電導的非晶相。這兩個階段共存於存儲元件中。PCM元件的電導率可以通過小的電脈衝進行增量調製,這將改變元件中的非晶區。

然後,總電阻由非晶區的大小確定,原子排列用於編碼信息。IBM指出:「因此,它不是像數字世界那樣記錄0或1,而是將狀態記錄為兩者之間值的連續體——模擬世界。」 IBM指出。

但IBM方面強調,由於其低功耗要求,高能效和高可靠性,模擬技術非常適合邊緣AI。模擬加速器它將推動AI硬體加速的發展路線圖超越常規數字方法的範圍。但是,儘管數字AI硬體正在爭相降低精度,但迄今為止,模擬一直受到其相對較低的固有精度的限制,從而影響了模型精度。為此開發了一種新技術來對此進行補償,從而為模擬晶片實現了最高的精度。

據介紹,他們是通過一種稱為Proj-PCM的新穎方法提高了PCM存儲精度和穩定性,該方法是在與相變段平行的位置插入一個非絕緣的投影段。在寫過程中,投影段對設備的操作影響最小。然而,在讀取期間,編程狀態的電導值主要由投影段確定,這明顯不受電導變化的影響。這使得Proj-PCM設備可以實現比以前的PCM設備更高的精度。

這就是他們在2018年推出的一種基於相變存儲器(PCM)的8位「模擬」晶片的新設計。

據了解,盒子中的存儲材料的電導隨其物理狀態而變化,可以使用電脈衝進行修改。這就是PCM能夠執行計算的方式。因為狀態可以是0到1之間連續區域的任何位置,所以將其視為模擬值的原因之一。

但我們同時也應該看到,相變存儲器(PCM)等新興技術的使用仍然帶來重大挑戰。他們很容易受到噪聲,電阻漂移,響應於電刺激的非對稱和非線性電導率變化的影響以及可靠性問題。為了解決這些問題,來自Almaden,Yorktown Heights,東京和蘇黎世的實驗室的IBM研究人員開發了新設備,新算法、體系結構解決方案,新穎的模型訓練技術以及完整的定製設計。

世界上最小的DRAM單元

據IBM介紹,由於其出色的存儲密度和低成本,DRAM通常可以實現主存儲器的功能。DRAM的高存儲密度源於其架構的簡單性。DRAM的存儲單元也只是由MOSFET電晶體和電容器組成。

儘管DRAM是計算機的主存儲器,但通常不集成在CPU晶片上,而是作為一個與高速總線連接的獨立晶片而存在。而我們通常用SRAM來製作CPU晶片上的內存(通常稱為高速緩存)。SRAM不需要電容器,並且有比DRAM更高的速度運行。SRAM的缺點則是存儲密度較低。然而,用於CPU處理和電容器形成的製造技術已經變得非常專業。那就意味著在CPU晶片上嵌入DRAM已經沒有了吸引力。

IBM表示,過去的二十年中,人們一直在嘗試擺脫電容器,從而進一步減少DRAM單元的面積和製造成本。而為了進一步縮小尺寸,拆掉電容器幾乎已成為當務之急。這就要求做到在不減少可存儲電荷量的情況下,縮小cell的橫向尺寸,那就留出了一條可供製造的途徑,即:使電容器「藏」得更深。

但IBM指出,從長遠來看,這是一個瓶頸,這不僅是由於幾何(geometrical)約束,而且還因為「孔」(well)頂部的電荷積累使使用整個存儲容量更具挑戰性。而將電荷存儲在電晶體主體中已被認為是進一步縮小尺寸的最佳策略。研發人員已經使用矽對無電容器DRAM cell的不同變體進行了實驗研究。但是很少有人關注基於替代半導體材料的類似概念。在2019年的《自然電子雜誌上》,IBM展示了有史以來最小的無電容器DRAM,其存儲單元長度只有14納米。

這是一個單電晶體,無電容器的DRAM cell,它使用電晶體主體作為一種電容器,其中的電荷(在這種情況下為空穴)被臨時存儲在其中。電子空穴從電晶體主體的注入和抽出使得能夠調節電晶體的靜電行為,從而導致兩個不同的電流水平。像InGaAs這樣的III-V材料通常具有比矽更小的帶隙,而矽原則上具有在低得多的電壓下工作的潛在優勢。反過來,這轉化為可能更低的功耗。

IBM方便表示,他們已經證明了無電容器MSDRAM cell的柵極長度為14納米的可行性。通過使用電晶體本體來存儲電子空穴數量,我們能夠獲得對應於二進位狀態0和1的兩個不同的電流電平。而該存儲器概念的實驗實現證實了TCAD仿真獲得的結果。

與基於矽的實現相比,IBM使用InGaAs的新穎概念為實現DRAM存儲器的積極小型化提供了一條有希望的途徑,同時還降低了功耗。從有關性能指標(例如保留時間)的這一概念進一步改進的潛力,而IBM艱辛存在可行的策略來實現這些改進。

其實以上技術只是IBM研究項目的冰上一角,在IBM Research的博客上,他們還介紹了他們利用晶體半導體磷化鎵製成高性能光子器件的發展。他們表示,這項工作代表了在晶片上集成半導體材料的光處理方面的突破,打開了可能對信息技術和計算的未來產生重大影響的眾多應用之門。其他如量子計算機、為深度學習加速器而提出的一種稱為電化學隨機存取存儲器或ECRAM的創新性非易失性存儲器和首款可在室溫下工作的可級聯全光電晶體等都是IBM研究人員在探索的未來。

相信在這些研究人員的努力下,整個產業會在瓶頸限制下找到一條新的出路。

*免責聲明:本文由作者原創。文章內容系作者個人觀點,半導體行業觀察轉載僅為了傳達一種不同的觀點,不代表半導體行業觀察對該觀點讚同或支持,如果有任何異議,歡迎聯繫半導體行業觀察。

今天是《半導體行業觀察》為您分享的第2185期內容,歡迎關注。

關鍵字: