未來十年，存儲市場仍將繼續追求存儲的密度、速度和需求的平衡點。儘管各個廠家的技術側重點不盡相同，但鎧俠（原東芝存儲器）對 3D XPoint 之類的堆疊類存儲方案的前景並不看好。在今年的國際電子設備會議（IEDM）上，該公司宣布了 BiCS 快閃記憶體系列和即將推出的 XL-Flash 技術，並且附上了一份展現未來願景的幻燈片。
（題圖 via AnandTech）
動態隨機存儲器（DRAM）、快閃記憶體（Flash）和「存儲級內存」（SCM），是當前市面上的三大發展方向，鎧俠也對英特爾和美光的 3D XPoint 長期願景進行了展望。
過去幾十年，快閃記憶體的浮柵和電荷陷阱技術，已經歷多次變化。新開發的存儲器，其狀態取決於單元中介質的電阻或自旋，而不是電壓。
傳統上很容易將每個單元視作不同值的「0」或「1」。但隨著材料類型的發展，每個單元已能夠容納更多的狀態（SLC、MLC、TLC、QLC 等）。
此舉能夠輕鬆獲得倍增的容量，但也對檢測電路的精準度提出了更高的要求，通常可增加單元大小、或降低總體密度來實現。
鎧俠當前的 BiCS 快閃記憶體技術，依賴於在塔中堆疊多層浮柵單元，然後在 xy 方向重複該設計以增加容量。目前，該公司已大量推出 TLC 和 QLC 產品，並希望打造面向特殊應用的每單元 5 比特位產品。
BiCs 系列產品的設計層數也在不斷增加，從 32 層增加到 48 層，再到 64 層和 96 層，預計將來會增加 128 層以上。與其它方法相比，層數的添加，還是相對更加容易的。
此外，鎧俠還在開發一種名叫 XL-Flash 的新型快閃記憶體。傳統快閃記憶體以「頁面」和「塊」的方式工作，而存儲類內存以「比特位」的方式工作。
這意味著，儘管 DRAM 可訪問每個比特位並對其進行修改，但在快閃記憶體中，這意味著任何寫操作都需要一次寫入整個頁面，寫入的損耗也成倍更大。
3D 堆疊式存儲單元的工作方式與快閃記憶體有所不同，以 3D XPoint 為例，其使用相變材料來改變存儲單元的電阻，並可以通過電子選擇器開關進行訪問。
通過交替改變字線和位線的方向來構建存儲器，以保留 SCM 的比特位可尋址特性。如需堆疊更多的層數，也只需添加額外的字線和位線，以及其間的單元。
即便如此，鎧俠仍不看好 3D XPoint 的前景。首先是相對於層數的每比特位成本，層數的增加會帶來更高的複雜性，控制電路會損失一部分面積，產能損失的影響也更大。
相比之下，3D NAND 技術要成熟得多，市面上已大量上市 90 多層的產品，且無人否認層數堆疊是一種行之有效的方法，因其面積上的損失幾乎為零、產量的損失也極低。
在製造過程中，3D NAND 的某些蝕刻和填充步驟，可一次覆蓋很多層。相比之下，3D 堆疊 SCM 技術，仍未充分擴展到單層設備之外的市場。
鎧俠數據顯示，儘管其 BiCS 快閃記憶體在經過 10 層時會降低到每比特成本的漸近值，但與單層方案相比，3D 堆棧 SCM 最多只能將 4-5 的成本降低到每比特成本的 60％（之後就開始飆升）。
原因是後者未能受益於數十年改進的複雜工藝，導致每層的成本增加、面積的損失、以及產量的下跌。為構建 3D 堆棧存儲器，這是一個艱苦的過程。每多一步驟，良率也就更低。
如上方公式所示：其中 n 為層數，Cf為公共層的成本，Cv是每增加一層的成本，A 是添加一層造成的面積損失，Y 是單層的產量損失。
有鑒於此，鎧俠在會議上指出，在 3D SCM 的情況下，12 層左右的每比特位成本還是相當的。但若層數增加到 NAND 快閃記憶體一樣多（以 64 層 SCM 為例），單層每比特位成本就暴增到 50 倍了。
即便強力推動對 3D 堆疊式 SCM 的支持，當今 4 層以上的堆疊預測成本也已經過高，且未考慮到潛在發展的這項技術在未來的變數。
綜上所述，SCM 確實可在內存領域提供超大的數據池，每 GB 成本較 DRAM 低很多。但長期看來，在未來很長一段時間內，快閃記憶體仍將在行業內占主導地位。